關於 fan-out package ，我們在網路上蒐集到這些相關的討論、資訊與評價

【當後摩爾時代來臨，不可不知的先進封裝技術：載板技術和系統級封裝】​
​
上週SEMI介紹了 #異質整合 以及 #SoIC，今天我們來跟大家聊聊載板技術（Substrate）與系統級封裝（SiP）！​
​
▍ 異質整合帶來的新課題：載板（Substrate）技術的突破​
過去，處理器大廠都是透過封測廠向載板廠以較低的價格採購，載板廠多處於低獲利的狀態。不過5G、高效能運算和人工智慧等應用的出現，帶動了 IC 載板強勁需求，台系載板廠也已經卯足全力進行技術開發，未來在異質整合的時代，無論是大面積的ABF載板，還是講求輕薄短小的SiP載板，生產難度都將越來越高。​

📣點擊圖片可以查看載板技術應用
​
▍ IoT時代高速成長，系統級封裝成為發展主流​
「系統級封裝 (System in Package，SiP) 」是「系統單晶片(System on Chip，SoC)」的延伸，不同處在於SiP將各種不同功能的晶片直接整合封裝到一個模組裡，因此最後產出的產品是一個系統，裡面有許多不同的晶片。SiP可以異質整合、縮短產品上市週期等，讓眾多廠商如日月光等台灣半導體封裝龍頭都投入拓展SiP的市場。​
​
SiP的出現，解決了功率密度、散熱等困擾的傳統晶片工藝現象，以及令人心煩的佈線阻塞、RC延遲、電遷移以及靜電放電和電磁干擾等問題。​

📣點擊圖片可以查看SiP技術應用
​
下週緊鑼密鼓將會介紹「2.5D&3D封裝」、「Fan-out封裝」，敬請期待！​
​
#SEMI​
#先進封裝​
#SiP​
#載板

超越摩爾定律的唯一路徑，非SiP莫屬，各界廠商投入重金研發，搶佔5G手機、AR/VR、穿戴式、TWS耳機等將帶給SiP巨大的市場商機。Cadence的 #SiP 專家Julian Sun接受EETimes採訪時表示，Cadence異質整合的能力可以協助客戶以新的封裝樣式，快速開發產品並投入上市，同時提高設計品質與降低成本。

系統設計牽涉多方面協作的問題，要求3D / 2.5D IC設計流程，具有矽中介層(Silicon Interposer)或嵌入式橋接(Embedded Bridge)和可佈線基板RDL以及FOWLP (Fan out Wafer Level Package)的封裝設計，並考慮PI/SI(電源完整性/訊號完整性)，和3D EM和熱感知電氣設計等。

Cadence 讓電、磁、光、力、熱偕同發展，以跨域協作(用於數位、類比、混合訊號、機械和熱感知設計的多種技術以及工程變更管理)，加速助力💪整個半導體產業發展異質整合技術及應用。

更多EETimes報導👉👉http://a1.pise.pw/RVAUL

印刷電路板(PCB)/IC基板暨車用排氣濾淨裝置(DPF)大廠Ibiden 2日於日股盤後公布上季財報：電子部門(包含PCB及IC基板)及陶瓷部門(包含DPF等產品)銷售增長，提振合併營收較去年同期成長6.3%至718.68億日圓，不過因「扇出型晶圓級封裝(FOWLP、Fan-out Wafer Level Package)」上市所帶來的影響持續，導致電子部門陷入虧損，也拖累顯示本業獲利狀況的合併營益較去年同期下滑2.2%至29.50億日圓。https://www.moneydj.com/KMDJ/News/NewsViewer.aspx…