【當後摩爾時代來臨,你不可不知的先進封裝技術:2.5D&3D封裝以及Fan-out封裝】
上週我們分享了SiP封裝以及載板技術,這次來聊聊「2.5D&3D封裝」以及「扇出型封裝(Fan-out Packaging)」!🤓
▍ 2.5D&3D先進封裝技術,改善製程成本與物理限制
過去摩爾定律能夠持續往前走的原因,在於半導體業可以在更小的晶片製程中放進更多元件。不過隨著製程走向物理極限,業界開始思考如何改善製程、降低成本,將晶片疊高以突破物理極限為方式之一,因此立體封裝技術成為熱門話題。其中較為人熟知的就是2.5D與3D封裝。
▍ 扇出型封裝技術(Fan-out Packaging),應用多元,更具市場競爭力!
扇出型封裝技術一般是將晶片封裝在200或300毫米的圓形晶圓內,又分為扇出型晶圓級封裝(Fan-Out Wafer Level Packaging;FOWLP),及扇出型面板級封裝(Fan-Out Panel Level Packaging;FOPLP)。此技術運用再分佈層技術(Re-Distribution Layer),可有效提高I/O腳位數。扇出型封裝技術不僅讓產品達到更輕薄的外型,也讓生產成本下降,成為近年最受關注的先進封裝技術。
點擊下方圖片,了解更多!👇
這個月,SEMI分別介紹了不同的先進封裝技術,希望大家對這個主題有更深的了解🤓今年我們也將SEMICON Taiwan最重要的半導體先進封裝技術論壇「SiP 系統級封測國際高峰論壇」升級為【異質整合高峰論壇】,深度探討異質整合如何驅動新興未來的技術與應用市場發展,歡迎大家持續關注SEMI最新活動消息!⭐
#SEMI
#先進封裝
fan-out wafer-level packaging 在 EE Times Taiwan Facebook 的最佳貼文
相較於透過微縮來實現摩爾定律的其他技術,FOWLP可提供更高的整合度和更佳的經濟效益;本文在此前提下提出一種經濟有效的晶粒堆疊方法...
https://www.eettaiwan.com/20200807ta31-copper-electrodeposition-for-fan-out-wafer-level-packaging/
fan-out wafer-level packaging 在 FundDJ基智網 Facebook 的最佳解答
去年韓媒指稱,三星電子不滿台積電(2330)靠著「扇出型晶圓級封裝」(Fan-Out Wafer Level Packaging;FOWLP)的先進技術,搶走蘋果處理器的全數訂單,決定砸錢投資,全力追趕。新消息指出,三星將在南韓設立封裝廠,也採用扇出型封裝技術。