精材(3374)昨天召開法說會,公布去年第四季財報,稅後純益 8.31 億元,季增 38.9%,年增 324%,每股稅後純益 3.07 元,去年全年稅後純益 17.27 億元,年增 849%,每股稅後純益 6.37 元;受惠晶圓級封裝需求成長,加上新增測試業務稼動率滿載,去年第四季、全年獲利皆創新高。
精材去年受惠 3D 感測元件封裝淡季不淡,加上下半年客戶拉貨力道持強,晶圓級尺寸封裝業績較前年大幅成長,尤其新增的 12 吋晶圓測試業務,產能一開稼動率就滿載,推升整體營收、獲利改寫新猷。
.
🕵️♀關於精材(3374):
精材(3374)為台灣晶圓級封裝廠,也是台積電(2330)與Omni Vision的共同轉投資公司。公司成立於1998年9月,主營晶圓級晶方尺寸封裝業務(Wafer Level Package CSP;WLCSP),於2007年,台積電策略性投資,成為精材最大的法人股東。成立之初,公司專注於CMOS光學感測器的晶圓級封裝市場,為配合台積電需求,增加微機電(MEMS)封測與LED封裝服務。 台積電持有精材股權超過3成。
.
🏭主要產品:
晶圓級尺寸封裝(Wafer Level Chip Scale Packaging) 、晶圓級後護層封裝(Wafer Level Post Passivation Interconnection),主要應用於CMOS 影像感測元件、指紋辨識、微機電系統感測器(MEMS)、射頻IC,產品涵蓋消費電子、通訊、電腦、工業、汽車等五大領域。
.
WLCSP封裝技術:與傳統封裝比較,WLCSP 提供較低成本、較小尺寸與導電散熱性能提升等優勢,適用於行動裝置相關IC,而精材主要供應CMOS 影像感測器(CIS)。不同於傳統封裝製程,在晶圓切割後才封裝個別晶粒,WLCSP 在晶圓層級上進行所有封裝製程。WLCSP 是一種晶片尺寸封裝技術,封裝後晶片尺寸與晶粒一致。此外WLCSP 以銲錫球狀凸塊將晶粒和印刷電路板互連,省去基板空間,因而尺寸能較其他封裝方式更小。
.
WLPPI封裝技術:精材為台積電turnkey解決方案的合作廠商,也提供PMIC、MEMS感應器與指紋辨識感測器用WLPPI 解決方案,主要包括RDL 製程,通常於晶圓製造之後執行。在此之後,晶圓會被送至打線封裝廠商(日月光)。
.
主要競爭對手:
影像感測器:晶方、華天科技
指紋辨識感測:晶方
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
🔥[修正式價值投資]檢視五大評分內容:
不滿足股本<20億,被扣了4分
進10年自由現金流入,10年中有4年自由現金流入,獲得8分。
.
其他
營收創新高能力、獲利來自本業、最近3個月營收比去年成長,皆獲得滿分,在修正式模組中獲得總得分為84分。
.
1. 營收創新高能力:
近期月營收符合20個月新高以上的條件,所以此條件獲得0分。
(篩選近期營收創新高的企業,股價潛力越有上漲的潛力。)
.
2. 獲利來自本業:
本業稅前淨利>90,所以此條件獲得滿分10分。
(本業獲利是重要指標,若企業獲利來源是業外收入,有可能為一次性收入,並非長期,得多加注意!)
.
3. 股本小優先:
滿足股本<10億,獲得滿分10分。
(修正式價值投資認為股本小營收表現佳的企業,可判定為潛力股,股價容易被低估,可能是還沒被市場發掘的好公司。)
.
4. 最近3個月營收比去年成長:
近3個月營收總額比去年成長>50%以上,獲得30分
(營收若比去年同期增長,表示正在擴大市場,值得投資人關注。)
.
5. 自由現金流入:
近10年,其中4年有自由現金流入,被扣16分,獲得8分,現金流偏低(滿分為20分)。
檢視公司體質是否穩定,現金流穩定的公司,更有成長的本錢。
.
# [陳啟祥]修正式價值投資
https://bit.ly/3j6Msjw
#在修正式模組中獲得84分
#股票 #投資 #選股 #陳啟祥 #財富自由
同時也有10000部Youtube影片,追蹤數超過2,910的網紅コバにゃんチャンネル,也在其Youtube影片中提到,...
「wafer level package」的推薦目錄:
wafer level package 在 Cadence Taiwan-益華電腦 Facebook 的最佳貼文
超越摩爾定律的唯一路徑,非SiP莫屬,各界廠商投入重金研發,搶佔5G手機、AR/VR、穿戴式、TWS耳機等將帶給SiP巨大的市場商機。Cadence的 #SiP 專家Julian Sun接受EETimes採訪時表示,Cadence異質整合的能力可以協助客戶以新的封裝樣式,快速開發產品並投入上市,同時提高設計品質與降低成本。
系統設計牽涉多方面協作的問題,要求3D / 2.5D IC設計流程,具有矽中介層(Silicon Interposer)或嵌入式橋接(Embedded Bridge)和可佈線基板RDL以及FOWLP (Fan out Wafer Level Package)的封裝設計,並考慮PI/SI(電源完整性/訊號完整性),和3D EM和熱感知電氣設計等。
Cadence 讓電、磁、光、力、熱偕同發展,以跨域協作(用於數位、類比、混合訊號、機械和熱感知設計的多種技術以及工程變更管理),加速助力💪整個半導體產業發展異質整合技術及應用。
更多EETimes報導👉👉http://a1.pise.pw/RVAUL
wafer level package 在 MoneyDJ財經新聞 Facebook 的最佳貼文
印刷電路板(PCB)/IC基板暨車用排氣濾淨裝置(DPF)大廠Ibiden 2日於日股盤後公布上季財報:電子部門(包含PCB及IC基板)及陶瓷部門(包含DPF等產品)銷售增長,提振合併營收較去年同期成長6.3%至718.68億日圓,不過因「扇出型晶圓級封裝(FOWLP、Fan-out Wafer Level Package)」上市所帶來的影響持續,導致電子部門陷入虧損,也拖累顯示本業獲利狀況的合併營益較去年同期下滑2.2%至29.50億日圓。https://www.moneydj.com/KMDJ/News/NewsViewer.aspx…
wafer level package 在 コバにゃんチャンネル Youtube 的精選貼文
wafer level package 在 大象中醫 Youtube 的最讚貼文
wafer level package 在 大象中醫 Youtube 的最讚貼文
wafer level package 在 晶圓級封裝| 日月光集團 - ASE Group 的相關結果
ASE is with solid experience and superior capability to provide a broad range of Wafer Level Package (WLP) solutions from chip scale packages to SiP to ... ... <看更多>
wafer level package 在 什麼是晶圓級封裝? 的相關結果
晶圓級封裝(Wafer Level Packaging)簡介晶圓級封裝(WLP,Wafer Level Package) 的一般定義為直接在晶圓上進行大多數或是全部的封裝測試程序,之後再進行切割(singulation) ... ... <看更多>
wafer level package 在 Wafer-level packaging - Wikipedia 的相關結果
Wafer-level packaging (WLP) is the technology of packaging an integrated circuit while still part of the wafer, in contrast to the more conventional method ... ... <看更多>