Search
Search
#1. 8.1 元件充電模式之防護設計(CDM ESD Protection)
8.1 元件充電模式之防護設計(CDM ESD Protection). 在前面章節中所提之靜電放電防護電路，大都是用來防護. 人體放電模式(HBM)與機器放電模式(MM)的靜電放電。基.
#2. ESD CDM Charge Device Mode 瞬間即是永恆 - Emily ...
... 在測試訊號上原理基本都是相同，先針對機器內部電容充電到指定電壓後，然後再對待測物放電(Discharge)，就如同電池有正負電極一樣，HBM, ESD Gun ...
4、ESD放電模型. 1）人體模型（Human Body Model，HBM）. 帶電人體碰觸器件時，人體上的靜電便會經碰觸的腳位進入器件內，若器件有一端接地而形成放電 ...
#4. 靜電放電概論
人體模型（HBM）和帶電器件模型（CDM）的敏感度。ANSI/ESD S20.20 中有HBM 100 伏特. 敏感物體控制方案的相關規定。 自動化設備中的某些器件可能更易發生放電損害， ...
#5. 「esd cdm原理」懶人包資訊整理 (1) | 蘋果健康咬一口
(3) 元件充電模式(Charged-Device Model, CDM). , HBM : Human Body Model 人體放電模式(HBM)的ESD是指因人體在地上走動磨擦或其他因素在人體上已累積了靜電，當此人去碰觸 ...
當然就是人體摩擦產生了電荷突然碰到晶片釋放的電荷導致晶片燒毀擊穿，秋天和別人觸碰經常觸電就是這個原因。業界對HBM的ESD標準也有跡可循(MIL-STD-883C ...
#7. 你真的瞭解ESD嗎？老司機從零教學系列之學會ESD選型
和HBM相似CDM也是為了衡量晶片生產，製造過程中可能會遇到的ESD而設計的， ... 我們來複習一下原理知識，一個二極體是由一個PN節組成，其中包含一個正 ...
#8. 靜電破壞（ESD破壞） | 不同問題的靜電對策 - KEYENCE
讓我們一起來確認靜電破壞的原理與對策。KEYENCE所提供的「靜電知識學堂」 ... 靜電破壞（ESD破壞） ... 充電器件模型/ 元件帶電模型(CDM)：電子零件本身帶電導致損壞.
#9. 抗靜電抗栓鎖((ESD/Latch-Up)及TLP (Transmission Line ...
非插座式CDM(Non-Socketed CDM) ... Kimpsion. 訊程實業股份有限公司. KIMPSION CORPORATION. ESD/Latch-Up. HBM ... Latch-Up栓鎖發生及測試原理Kimpsion.
#10. 機器放電模式之全晶片靜電放電防護
而客戶要求的規格則是HBM >. 3 kV，MM > 250 V，CDM > 800 V。圖2 是原來晶片的ESD 靜電放電電路[2]。 2. 故障分析及原理探討. 2.1 電性分析. 經過電性量測，MM ESD 的故障 ...
#11. 靜電放電(ESD)最常用的三種模型及其防護設計 - 人人焦點
等效電路如下圖。圖中同時給出了器件HBM 模型的ESD 等級。 ... CDM：Charged Device Model，充電器件模型： ... 採用TVS二極體的ESD原理及典型電路.
#12. ESD防护的两个方面原理及策略_电子技术基础
按ESD产生的原因及放电方式不同，ESD模式主要有人体放电模式HBM、机器放电模式MM、元件充电模式CDM这几种。相比于HBM、MM模式下电荷由外部经Pin由IC ...
#13. cdm esd防護
8.1 元件充電模式之防護設計(CDM ESD Protection) 在前面章節中所提之靜電放電防護電路，大都是用來防護. ... 關於ESD原理及防護，這篇文章太專業了！
#14. MSP430 系统级ESD 注意事项(Rev. B) - 德州仪器
本ESD 模型：人体放电模型(HBM) 和充电器件模型(CDM)。 MSP430™ IC 内的ESD ... 这些器件的工作原理类似于压敏电阻，但电容很低（0.05 至1pF），非常适合高频应用。
#15. Application Notes - ESD Protection Devices.pdf
為靜電放電現象，簡稱為ESD（Electrostatic Discharge）。 ESD 是造成大多數的電子元件或 ... CDM. IC本身因摩擦或感應等其他因素造成靜電累積但又未被損壞,當組裝過程.
#16. esd靜電防護原理
在講ESD的原理和Process之前，我們先講下ESD的標準以及測試方法，根據靜電的產生方式以及對電路的損傷模式不同通常分為四種測試方式：人體放電模式(HBM: Human-Body ...
#17. 元件充電測試新標準克服ESD挑戰 - 電子工程專輯
元件充電模式(CDM)的靜電放電(ESD)被視為象徵ESD充電和快速放電的首要實際ESD模型，能夠恰如其份地表現當今 ... 圖3：JEDEC和JS-002平台硬體原理圖.
#18. 集成電路基礎：ESD雜談 - 壹讀
2017年12月16日 — Wikipedia裡面是這樣定義的：Electrostatic discharge (ESD) is the sudden ... 一般我們熟悉並且在電路仿真裡面需要用到的模型有兩種：CDM和HBM.
#19. 應用於高頻與高壓電路之靜電放電防護設計
ESD Protection Designs for High-Frequency and High-Voltage Applications ... 有效降低防護元件對高頻的影響，透過LC共振原理使K/Ka-bands中的信號損失降至最低。
#20. TLP:TLP設備原理,TLP脈衝與各靜電放電模型之間的異同,HBM ...
TLP: Transmission Line Pulse，傳輸線脈衝發生器，是一種積體電路靜電放電防護技術的研究測試手段。與傳統的HBM、MM、CDM、IEC模型不同，傳輸線脈衝發生器發出的是 ...
#21. 静电防护原理和典型应用[图书] (美)Steven H. V3770243 - 京东
COM图书频道为您提供《ESD揭秘:静电防护原理和典型应用[图书] (美)Steven H. ... 系统级测试，以确定产品对人体模型(HBM)、传输线模型(TLP)、放电器件模型(CDM)、人体 ...
#22. EST883C带电器件CDM静电放电模拟器
CDM 与HBM和MM无论在试验原理方法和程序上都有很大的不同，HBM和MM都是由于IC外部 ... ANSI/ESD S5.3.1-2009 & JEDEC JESD22-C101F） 设计的专门测试CDM的模拟器，具有 ...
#23. 半導體產品ESD靜電防護能力測試 - 華證科技
人體靜電測試(HBM，Human Body Model)：模擬因人體在地上走動磨擦或其他因素，在人體上已累積了靜電，當此人去碰觸到晶片時，人體上的靜電便會經由晶片的pin腳進入晶片內， ...
#24. 靜電槍模型與靜電放電模擬 - 網際星空
又輸出能量分兩波段，第一段的上升時間很短(0.7~1ns)，但電流峰值極高(3.75A/KV)，反映的是HBM (Human Body Mode)放電 ...
#25. 電子裝置靜電放電測試的模擬分析與實驗Simulation and ...
論文名稱(英)：Simulation and Measurement of ESD Test for Electronic. Devices ... (1) 人體放電模型(Human-Body Model, HBM) ：工業界主要的測試架構。
#26. ESD理论_百度文库
靜電放電簡介電子元件及產品之靜電放電測試靜電放電防制原理電子產品在製造作業 ... Charged Device Model(CDM) - ESD STM5.3.1-1999 -EIA/JESD-C101-A:2000 電子產品 ...
#27. ESD測試與設計服務 - MA-tek 閎康科技
A. AEC的HBM test，每一個Class分級從低到高皆需要測試，不接受越級測試。 AEC的MM test，已取消測試。 AEC的LU test，需在高溫下進行。 AEC的CDM test，針對Corner ...
#28. 关于ESD原理及防护，这篇文章太专业了！点赞！
一般机器设备的电容远大于人体，可以储存更多的电荷，造成放电速度很快，电流比较HBM大数倍。 3）充电器件模型（Charged Device Model，CDM）. 器件因摩擦 ...
#29. 新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览| 亚德诺半导体
元件充电模式(CDM) ESD被认为是代表ESD充电和快速放电的首要实际ESD模型，能够恰如其分地表示当今集成电路(IC)制造和装配中使用的 ... JEDEC和JS-002平台硬件原理图.
#30. CN106783806A - 一种cdm保护电路结构
使得VDD1或VDD2上的静电电荷能够顺畅泄放，保护PM的栅氧。 [0021] 如图4所示是本专利描述的基于二极管的射频输入端口的ESD保护电路原理图，在图 ...
#31. 第2章「ESD（静电放电・浪涌）试验」 - Murata
以IC电路和电子元件等各个设备为对象的代表性试验方法有3个，HBM (Human Body Model：人体模型), MM (Machine Model：机器模型), CDM (Charged Device Model：设备带电模型) ...
#32. 静电放电(ESD)原理 - 电子元件技术网
此放电的过程会在短短数百毫微秒(ns)的时间內产生数安培的瞬间放电电流，进而将器件內的电路. 烧毁。对一般元件可耐受的HBM 2 kV來說，在2-10 ns的時間內，瞬间电流峰值可 ...
#33. 轉寄 - 博碩士論文行動網
其原理為利用元件或電路特性，使靜電放電防護電路對原電路的影響降到最低，但又能 ... ESD level of 325 V and the charged-device-model (CDM) ESD level of 500 V, ...
#34. ESD笔记（一）_ESD基础_这么神奇的博客
(1 ) HBM ( Human Body Model)，人体放电模型；. 指带电荷的人体与集成电路产品的管脚接触并发生静电荷转移时，产生的ESD现象。 人体等 ...
#35. 靜電防護/過度電性應力/閂鎖試驗(ESD/EOS/Latch-up) - iST宜特
IC ESD 參考規範 · HBM (Human Body Mode), MIL-STD-883, JS-001 2017, AEC-Q100-002. MM (Machine Mode), JESD22-C115, AEC-Q100-003. SCDM (Socket CDM) ...
#36. ESD CDM 防护原理求助？ - ESD/EOS讨论区 - EETOP论坛
其中的Mn2 组件即是用来箝制跨在输入级电路闸级上过高的电压。”请教大神这句话怎么理解呀？ #钳制电压的原理是什么？ ... ESD CDM 防护原理求助？
#37. What is ESD? 什麼是ESD？ - UTC代理商
ESD原理 通過抑制輸入的瞬態電壓到保護IC可接受的水平（VC的輸出：箝位電壓）。 ... 1)Human Body Model, HBM ... 3)Charged Device Model, CDM ESD ...
#38. 電子業之靜電危害預防管理技術The Management of ...
為減少感應電場CDM 的危害，ESD 方案應包括處理過程中必要之絕緣. 體的防制措施。 ... 可；加強管理與持續改善機制；除技術原理外，技術處理方式更具靈活性；.
#39. ESD静电放电Latch-Up闩锁测试项目 - FIB聚焦离子束
HBM 测试原理：机台模拟人体带电（电容充电）之后接触芯片器件的引脚从而对器件放电的场景。 测试方法和标准：机台可以满足JEDEC、ESDA、AEC、JEITA、MIL-STD各种测试标准， ...
#40. 以TLP,HBM,MM量測儀器分析藍光LED抗ESD能力之研究楊棟財
也就是說其LED在TLP、HBM、MM之ESD模式下逆偏通常只有非常低的抗ESD能力。 ... 3.9 HBM、MM量測機台．．．．．．．．．．．．．27 第四章TLP原理. 與測試．
#41. 深入理解汽車電子——ESD元件篇 - EDN Taiwan
這樣的設計是有原因的：瞭解電路設計原理的都知道，CANH、CANL和SPLIT這3個接 ... 從圖5的接受條件可以看到，AEC-Q100中對於ESD零缺陷的接受標準是HBM ...
#42. 静电放电（ESD）原理以及其保护方法
在讲ESD的原理和Process之前，我们先讲下ESD的标准以及测试方法，根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式：人体放电模式(HBM: ...
#43. 第一章简介(Introduction)
该元件充电模式(CDM) ESD可能发生的原因及放电的情形显示于图2.3-1(a)与图2.3-1(b) ... 在本章中﹐会对防护元件的设计原理﹐以及防护电路所常使用的元件特性加以说明。
#44. ESD(靜電釋放)上半部分 - IT145.com
當我們設計ESD的時候，HBM的標準如下圖所示： ... 2、防護的原理 ... HBM（人體放電模式），MM（機器模式），CDM（元器件充電模式）和FIM（電場感應模式）是靜電發生的 ...
#45. [封装失效分析系列四]ESD:失效分析,模型验证与静电源探测
ESD ，Electric-static Discharge，静电放电. HBM，Human-body Model，人体放电模型. MM，Machine Model，机器放电模型. CDM，Charged Device Model， ...
#46. BMS静电放电ESD测试基本知识 - OFweek电子工程网
下图为ESD发生器的原理框图：内部的电容C1由静电枪内部的高压电源、经过 ... 放电模型人体放电模型（Human－Body Model ，HBM）：是指因人在地上走动 ...
#47. 浅谈ESD/EOS 应用贴士
这次我们就来稍微了解一下静电放电ESD，EOS，LATCHUP ... CDM 模式是最近比较受重视的一种放电模式，特别是随着 ... 简单的原理是对芯片注入某个量级的触发电.
#48. IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象
IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象. ... 與積體電路中，繼而在後續的生產程序上，出現危險的元件儲存電荷模式(Charged Device Model，CDM)之ESD ...
#49. 详细讲解半导体器件的ESD模型 - 电子发烧友网
器件ESD测试共有三种主要测试模型：人体模型（HBM），充电设备模型（CDM）和机器模型（MM）。 ... 雷卯电子小编认为以上公式太烧脑，搞清楚原理即可。
#50. esd 測試方法系統靜電放電(ESD)原理及測試標準介紹 - Ptnoe
因此，以下兩點非常重要：IC充電元件抑制能力的單一測量水準是廣為人知的，可確保正確實施CDM ESD設計策略；IC的充電元件抑制能力與它將接觸到的製造環境中之ESD控制 ...
#51. esd原理
在講ESD的原理和Process之前，我們先講下ESD的標準以及測試方法，根據靜電的產生方式以及對電路的損傷模式不同通常分為四種測試方式：人體放電模式(HBM: Human-Body ...
#52. ESD原理和ESD防护注意事项
MM测试电路与HBM相似，数值改变如，电容值为200pf,充电电压500V,充电电阻100Mohms，放电部分加>500nH电感(电感量与电流无关，感抗XL=2πfL，f为频率)。因为 ...
#53. White Paper 2: A Case for Lowering Component Level CDM ...
本書は、半導体製造会社及びその顧客の品質組織に対して、安全な ESD CDM レベル ... 部品の確認をするには CBE の ESD ストレス・テストの原理を使う事ができる。
#54. 搞清楚了半導體器件的ESD模型 - 熱知網
器件ESD測試共有三種主要測試模型：人體模型（HBM），充電裝置模型（CDM）和機器模型（MM）。 ... 雷卯電子小編認為以上公式太燒腦，搞清楚原理即可。
#55. 新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览 - 与非网
元件充电模式(CDM) ESD被认为是代表ESD充电和快速放电的首要实际ESD模型，能够恰如其分地表示当今集成电路(IC)制造 ... JEDEC和JS-002平台硬件原理图.
#56. TLP:TLP設備原理 | 健康跟著走
與傳統的HBM、MM、CDM、IEC模型不同，傳輸線脈衝發生器 ... TLP傳輸線脈衝產生器(Transmission Line Pulse)，可針對ESD保護元件的電特性進行量測與驗證。原理為將測試 ...
#57. 新ANSI/ESDA/JEDEC JS-002 CDM測試標準概覽 - 雪花新闻
ASPENCORE 旗下媒体元件充电模式(CDM) ESD被认为是代表ESD充电和快速放电的首要实际ESD模型，能够恰如其分地表示 ... JEDEC和JS-002平臺硬件原理圖.
#58. esd 測試
干貨| ESD的原理和測試– 知乎– Zhihu, zhuanlan.zhihu.com ... 級，芯片級的測試包括多種靜電放電模型，主要有人體模型（HBM）、機器模型（MM）、組件充電模型（CDM.
#59. 奈米級CMOS 製程之積體電路靜電放電防護技術(第2 年) 研究 ...
ESD Protection Techniques for Nanoscale CMOS Integrated Circuits. 計畫編號：98-2221-E-009-113- ... CDM ESD events and their mechanisms will be investigated.
#60. TLP: Transmission Line Pulse，傳輸線脈沖發生器 - 華人百科
與傳統的HBM、MM、CDM、IEC模型不同，傳輸線脈沖發生器發出的是靜電模擬方波， ... 設備原理. 二次擊穿電流(It2)是器件能承受的最大ESD電流，當ESD電流超過此值時， ...
#61. esd等級
(2) Charge Device Model (CDM) [4 pF/30 pF], ESD DS5.3.1. ... 在講ESD的原理和Process之前，我們先講下ESD的標準以及測試方法，根據靜電的產生方式以及對電路的損傷 ...
#62. TI系统级&器件级ESD电路保护设计考虑因素 - 电磁兼容网
在制造环境下，IC 一般仅能承受2-kV HBM 的ESD电击，而最近出台的小型器件 ... ESD原理资料下载; • 静电将会导致IC（集成电路）等电子部件的静电破坏.
#63. 一文搞定電子設計的靜電放電（ESD）問題 - 台部落
電子元器件的ESD模型主要有三大模型，分別是帶電人體的放電模式（HBM）、帶電機器的放電模式(MM)和充電器件的放電模式（CDM）。
#64. 成功大學電子學位論文服務
TVS is the mainstream of today's ESD protection devices. ... electrostatic discharge sensitivity testing - Charged Device Model (CDM) - component level”.
#65. [心得] 來聊聊ESD吧！ - 精華區Tech_Job
先來介紹什麼是ESD(ElectroStatic Discharge)? ... 到HBM，但實戰上卻還是有那麼一點不一樣；也會了解snapback的原理，還有DCGS/RPO 為何可以改善ESD ...
#66. ANSI/ESD S20.20 靜電放電防制認證 - 領導力企管
而ANSI/ESD S20.20 一套用於電子、電氣、通訊業靜電防護系統的實施規範與指南，並可在組織原有的ISO 9001 ... HBM 100V；; CDM 200V；; 孤立導體35V.
#67. CN202917970U - 电源钳位esd保护电路- Google Patents
[0004] HBM和MM模式是外部对芯片进行放电，仅仅依靠输入输出端口的ESD保护是远远不够的，还需要在电源和地之间 ... [0018] 图1是现有的电源钳位ESD保护电路原理图；.
#68. 浅谈静电放电最常用的三种模型 - 大大通
图中同时给出了器件HBM 模型的ESD 等级。 2.MM：Machine Model，机器模型：. 机器因为摩擦或感应也会带电。带电机器通过电子元器件放电也会造成损伤。
#69. ESD简介（简单明了！） - 腾讯网
CDM ESD 放电时间更短、电流峰值更高，导致器件承受的ESD应力更大，相比于 ... 上面是针对I/O PIN与电源和地之间发生ESD的情形，等效原理图如下所示。
#70. 靜電敏感度的劃分- LEDinside
敏感層次分為多層次是為制定先進的ESD防護措施提供原始資料，這些措施用於對更敏感器件的廣泛的防護。大部分敏感度試驗都是以人體 ... 帶電模式（CDM) ..
#71. ic esd 防護
路，此靜電放電防護電路提供了ESD電流路徑，以免ESD. 放電時電流流入IC內部電路而造成損傷。. 在本章中，會對. 防護元件的設計原理，以及防護電路所常使用的元件特性.
#72. esd 保護回路原理 - Porta
防護元件的設計原理，以及防護電路所常使用的元件特性. PDF 檔案. 本資料は靜電気放電(ESD) / ESD試験(MM / HBM / CDM/IEC61000-4-2) / ESD保護用ダイオードの動作(ESD ...
#73. esd防護電路
ESD 保護原理電路保護元件存在幾種技術，當選擇電路保護元件時，若設計師選擇不當 ... 以及對電路的損傷模式不同通常分為四種測試方式： 人體放電模式(HBM: Human-Body ...
#74. esd 測試條件系統靜電放電(ESD)原理及測試標準介紹 - Cuya
電容器的ESD耐性電容器指南電容器的ESD耐性2017/07/27 電容器指南電容器陶瓷電容器對電容器的ESD（Electrostatic Discharge：靜電放電）耐性進行說明。 HBM的ESD測試 ...
#75. ESD/イミュニティ試験の基礎をつかむ：デバイスレベルと ...
□MM試験. 1990年代に登場したMM（Machine Model：マシンモデル）に基づくデバイスレベル試験は、現在はHBM試験ほど広く利用されていない。
#76. esd latch up原理 - deamz13
ESD 模型及有關測試1、ESD模型分類2、HBM和MM測試方法標準3、 CDM模型和測試方法 ... Latch Up Test; CMOS的閂鎖效應：Latch up的原理分析; 邏輯電平之CMOS Latch up（3 ...
#77. ESD理论大科普 - 电子工程世界
在讲ESD的原理和Process之前，我们先讲下ESD的标准以及测试方法，根据静电的 ... 所以电流很大，所以即使是200V的MM放电也比2kV的HBM放电的危害大。
#78. 静电保护(ESD)原理和设计–Part-1 （转） - 智于博客
1、人体放电模式(HBM)：当然就是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿，秋天和别人触碰经常触电就是这个原因。业界对HBM的ESD ...
#79. 系統級ESD保護淺談（一） - 开发者知识库
在芯片級的CDM、MM和HBM標准脈沖對元器件的通過等級是不能保證增加系統級IC 額外的 ... 原理上ESD rails可以共用電源總線或者也可以獨立於電源總線。
#80. 深圳免费ESD静电检测公司首选阿赛姆科技
CDM ESD 事件描述的放电过程为：IC元器件内部因摩擦等原因积累静电，此IC ... 器件的失效阈值，但是不能给出帮助分析ESD防护器件失效原理的详细数据。
#81. 詳細講解半導體器件的ESD模型- 今日頭條 - 速遞大陸
但是要确保按照JEDEC标准的有效性和可靠性要求，必须进行ESD測試以使零件合格。器件ESD测试共有三种主要测试模型：人体模型（HBM），充电设备模型（CDM） ...
#82. ESD测试方法大全
如何学习ESD设计[9]芯片级ESD的测试. ESD测试及其标准. esdcdm测试. ESD测试方法大全. 干货|ESD的原理和测试. ESD模型和测试标准. HBM. ESDCDMLatch ...
#83. 使ESD保護跟上先進製程的腳步:CMOS,Onsemi - CTIMES
如今，針對先進IC的ESD保護目標是1000V人體模型(HBM)及250V充電元件模型(CDM)。1000V HBM的峰值電流約為0.67A，相應的衰退時間為150ns；CDM電流可達數 ...
#84. 产品中心--上海华虹
人体放电模式(HBM)ESD是指因人体在地上走动磨擦或其它因素在人体上已累积了 ... 其工作原理是：当电源对地有一负向的ESD脉冲时，此二极管正向导通泄 ...
#85. 新ANSI、ESDA、JEDEC JS-002 CDM測試標準概覽 - iFuun
元件充電模式(CDM) ESD被認為是代表ESD充電和快速放電的首要實際ESD模型，能夠恰如其分地表示當今集成電路(IC)製造 ... JEDEC和JS-002平台硬體原理圖.
#86. 静电放电- 维基百科，自由的百科全书
JEDEC标准定義了三种静电放电模型（ESD Model）以及对应的测试方法，分别是人體模型（Human Body Model，简称HBM），机器模型（Machine Model，简称MM），充电器件 ...
#87. 靜電保護要求日益嚴苛小型TVS二極體嶄露鋒芒 - 新通訊
其中，TVS二極體是專門設計用於保護IC免於遭受ESD損害的保護元件，其性能也優於其他的保護元件(表1)。TVS二極體的工作原理如圖2所示。
#88. 什么是ESD模式？ | 常见问题
介绍TDK积层贴片陶瓷片式电容器（MLCC）的ESD对策指南。ESD模式包括CDM（Charged Device Model，帯电设备模式）、MM（Machine Model，机器模式）和HBM（Human Body ...
#89. 積體電路之靜電放電防護- 柯明道(Ming-Dou Ker) 教授.pdf
該元件充電模式(CDM) ESD 可能發生的原因及放電的情形顯示於 ... 在本章中，會對防護元件的設計原理，以及防護電路所常使用的元件特性加以說明。
#90. What's The Difference Between HBM, CDM, And MM Test?
Semiconductor devices include ESD protection circuitry. But to ensure their effectiveness and reliability requirements as per JEDEC ...
#91. 積體電路之靜電放電防護- 柯明道(Ming-Dou Ker) 教授 - 豆丁网
50 7.6 52第八章538.1 元件充電模式之防護設計(CDM ESD Protection). ... 對一般商用IC的2-KV ESD 放電電壓而言，其瞬間放電電流的尖峰值大約是1.33 安培。
#92. Article-系統產品的靜電放電測試方式
元件層級靜電放電(Component-Level ESD). 一般依放電模式的不同，元件層級靜電放電可分為三種模式：人體放電模式(Human Body Mode，HBM)、機器放電 ...
#93. LED靜電破壞的耐受性及失效探討 - 材料世界網
電子元件的耐靜電測試模式可分成以下三種靜電放電模型(ESD Model)及對應的測試方法。 1.人體模型(Human Body Model; HBM) 因人體自身動作、衣物磨擦等 ...
esd cdm原理 在 [心得] 來聊聊ESD吧！ - 精華區Tech_Job 的推薦與評價
各位年薪300萬以上的版友好，自從
上次的這個系列文：(#1PDiPYt2)釣出了不少ESD高手發表意見後，本
小魯決定好好的聊聊ESD。
先來介紹什麼是ESD(ElectroStatic
Discharge)? 簡而言之，就是靜電放
電，這對微米級或是奈米的CMOS
製程來說，會有很大的傷害。
猶記得本小魯在大學數位電路實驗
時，常跑光華商場買電子元件在麵
包板上兜，但不是我們要的每個
function都可以找到相對應的元件，
所以只好用EEPROM+燒錄器來做出
我們要的元件，可是當時的
EEPROM非常脆弱，只要不小心手
指頭碰到pin腳，它就掛了.....當時
不明所以，現在知道那就是被ESD
打死的，可見得當時的ESD design
做的之爛(如果是現在的我做這麼
爛，可能要切腹了)。
也因此，ESD是整個IC產業都要面對
的課題，所有的IC生產者都需要面
對ESD，這也使得ESD engineer在就
業市場上一直是供不應求，但ESD
engineer的養成卻非常緩慢。
首先，ESD的世界裡，peak current
動輒安培級，遠超過所有model的
極限，所以simulation難以預測其結
果(雖然不少公司提出simulation
tool嘗試預測ESD行為，但在評估過
後，我都認為不好用而放棄了)。因
此，大部分的ESD design都是依靠
經驗還有大量的test
key而來。
再來，因為經常性遇到failure，所
以即時解bug的能力就變得很重要；
這就得依賴你對ESD tester與FA tool
的熟悉度，還有過去的經驗了。譬
如說，常常發生ESD打完failure，
結果最後卻發現是tester搞烏龍(設
定問題、機台校正問題等)，如果你
沒操作過ESD tester (如zap master
以及zap master mk2、RCDM、Hanwa等)，根本不知道會有這種問題。
有一個例子最精典：之前遇到同樣
是Hanwa機台，結果A公司怎麼打都
過，B公司怎麼打都不過，後來才發
現Hanwa機台的放電頭會隨著使用
時間而逐漸變短，造成放出來的電
流變大.....
FA tool的部分也是要去親自操作過
才有感覺，如decap是使用硝酸，
delayer到substrate是使用HF，逐層
磨是用水砂輪機(這些本小魯都親自
操作或是在旁邊看小姐操作過)....知
道這些，在OM/SEM下你才明白看
到的是什麼。當然了，EMMI/FIB/
OBIRCH/InGaAs等的使用更是基本
常識(這些本小魯也親自操作過或看
小姐操作過)，才會明白看到的hot
spot代表什麼意思(不見得就是
damage site)。
最後一點也最重要，就是說故事的
能力，這也是本小魯的強項。如何
從先前提到的分析還有過去的經
驗，兜出它為什麼會死，還有如何
救的一個story，這項做不好，無法
說服你的老闆，你先前的努力就白
費了....
除了經驗、tool使用還有三寸不爛之
舌外，ESD engineer還需要什麼樣
的本質學能? 以本小魯的經驗來說，
就是device的基本原理，還有一點
circuit design的concept。
若熟悉device，就會明白為何TLP可
以類推到HBM，但實戰上卻還是有
那麼一點不一樣；也會了解
snapback的原理，還有DCGS/RPO
為何可以改善ESD robustness；更
會了解為何NFOD與NMOS同為寄生
BJT，為何VBD會有不同。
最重要的一點，就是Foundry的ESD
rule如果唬爛，你可以馬上知道而不
會被騙(本小魯就遇過T公司的ESD
rule亂寫，完全違反我所認知的
device特性，後來他們才承認...)。
介紹完了ESD，這邊來聊聊ESD市場
上的現況。
隨著製程上的演進，因為gate oxide
愈來愈薄，所以ESD robustness愈
來愈弱，GG現在只保證HBM 2kV,
MM 100V, CDM 250V，後來甚而連
CDM 250V也拿掉，只保證VFTLP
5A...
也因為這樣，ESD愈來愈難做，對
ESD engineer的需求也愈來愈高。
再來是面板的需求，panel-related
IC量也急劇增加，因應面板高壓與
特殊的製程，對ESD的需求也是急
劇上升。
還有就是隨著type C以及一堆快充
技術的迅速普及，power IC的需求
也是直線上升，這對ESD/EOS
engineer的需求也是大幅增加。
綜合上述，這也是為何ESD
engineer總是保持著供不應求的狀
況，ESD engineer也是少數愈陳愈
香的行業(因為經驗幾乎是一切)。
不過呢，很多小design house受限
於規模，都是由RD自行cover ESD的
部分，或是找外援，也因此，本小
魯也幫了4~5個小design house在看
ESD.....這本來只是本小魯的一個興
趣，想拓展視野，看看不一樣的東
西，誰知道這對後面本小魯的轉職
有莫大的助益(這是後話了)。
接下來提到ESD engineer在公司的
定位。以GG/大碩等的Foundry來
說，ESD多數的工作就是在下test
key、量test key、定design rule，
還有幫I/O team看看I/O library
layout有無ESD issue，偶爾幫客戶
debug ESD，工作穩定但單調、升
遷機會少，優點是輕鬆又有錢拿。
而多數的豬屎屋則是將其放在
production/package單位，pay比
RD少但較有升遷機會(有時也不一
定)，工作一樣輕鬆，大多數可以準
時上下班。
少數則是將ESD與I/O結合，如M與
本小魯前公司，這個的工作壓力比
較大，甚而要加班，甚至每天加班
到10:00之後也是常態(不是M)。
還有一個少見的例子是本小魯的前
前公司，將ESD放在device team，
這也是本小魯認為最好的放置方
式，因為有了device的基本認識，
對之後ESD model的推導與架構的
決定有莫大的幫助。譬如說，
55nm/40nm的logic technology，
如何做出meet AUO的10V EOS架
構? 這沒有一點device & circuit
concept，老實講是做不出來的。
綜合上述，除了某些少數的例外，
ESD基本上是一個備受大家尊敬(因
為大家都不懂，所以尊敬)，又可以
準時上下班的工作(不只台灣這樣，
我接觸的國外的ESD engineer也是
這樣)，缺點是在多數公司的升遷較
受限。不過不用擔心，因為外面需
才恐急，所以若你覺得位子與薪水
都上不去了，跳就對了，反正不愁
沒人要。所以我就常常見到3~5年
就跳槽，跳了4~5個以上的公司的
ESD engineer，這就是一種，「老
板不升我，我自己升」的概念.....
若有心志在此行業，選公司也很重
要，除非確定有實力夠堅強的人可
以帶你，不然一開始選擇大公司，
或是GG/大碩等公司比較學得到東
西。
如果是進GG/大碩等Foundry，切記
要去自修半導體元件物理，這樣下
test key才有感覺；而且因為下test
key的機會多，除了design rule需要
的pattern外，可以多方嘗試自己想
的pattern，這樣可以學習的更快。
而FA的tool大部分廠裡都有，切記
要在小姐旁邊看她做，可別丟給她
做就不管他了，這樣會少掉很多學
習機會。
如果是進豬屎屋，那就學習基本的
電路concept，元件的特性也要了
解，FA通常是外包，如果有空，建
議還是跟去看一下比較好。
很重要的一點，就是要選對老闆。
如果老闆是資深的ESD engineer，
可以從中學到不少東西。如果老闆
完全不懂，至少他要肯放手讓你
做。
最怕就是，老闆不完全懂，但他以
為他懂，亂下指導棋，對了算他，
錯了算你，這樣你就會背不少黑
鍋。尤其有些老闆，會要求你一定
要用simulation來證明，若你提出的
架構無法run simulation，他就認為
那個架構爛，如果遇到這種老闆，
奉勸你最好趕快找下一個
工作......
最後也是最重要的一點，如何讓你
找工作無往不利? 如果能做到以下幾
點，就成功8成了：
首先，能夠推測一個架構的ESD
robustness約是多高。這點是本小
魯在前公司被長官們訓練出來的能
力。現在只要看到一個MOS/diode
的size，我就能推測其ESD
robustness的極限，看到metal
routing (metal width/VIA & CT no.)
就可以推測其ESD能力，而且出來
後的結果八、九不離十；有了這個
能力，你提出來的任何新架構，老
闆都會買單。
第二，遇到failure能立刻提出failure
model，並用一連串"便宜"的實驗與
過去的經驗來佐證。所以這一定要
熟悉FA tool的使用及其價錢，否則
實驗花了一堆錢結果還失敗，老
闆是沒耐心的.....
第三，就是三寸不爛之舌.....
以上是本小魯的一些經驗之談，有興趣歡迎發問，視情況可能還會有第二彈.....
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.41.136.80
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1504455297.A.4DB.html
哪裡，只是做了19年的感想分享。
可以說一下發生什麼事了嗎？這我有點興趣。
不是。
國內目前只聽過晶焱。
測試與封裝又是另一個故事了，有機會會再談。
驚! 我怎麼不知道? 下次來問問看...
只要快速又cost少就是強。
好啊！歡迎私訊。
我不是教主....
1. ESD implant
2. dual diode structure
3. new scheme
獵人頭不找ESD的，之前獵人頭找我面DDR的缺，我只能忍痛拒絕....
... <看更多>