Search
印刷電路板(PCB)/IC基板暨車用排氣濾淨裝置(DPF)大廠Ibiden 2日於日股盤後公布上季財報：電子部門(包含PCB及IC基板)及陶瓷部門(包含DPF等產品)銷售增長，提振合併營收較去年同期成長6.3%至718.68億日圓，不過因「扇出型晶圓級封裝(FOWLP、Fan-out Wafer Level Package)」上市所帶來的影響持續，導致電子部門陷入虧損，也拖累顯示本業獲利狀況的合併營益較去年同期下滑2.2%至29.50億日圓。https://www.moneydj.com/KMDJ/News/NewsViewer.aspx…
你知道先進封裝技術如何超越摩爾定律嗎?
從Multi-Chip-Module (MCM)到 System-in-Package (SiP)，從Fan-Out Wafer-Level Packaging (FOWLP)到 Thru-Silicon Vias (TSVs)，先進的封裝技術不停地演進，創造無限可能!
但是現在晶片、封裝及電路板的複雜度日益提高，獨立設計已不再可行。Cadence推出的系統設計實現(SDE) 高度整合多項跨平台技術，無縫的設計流程，讓設計團隊同時完成跨晶片、封裝及電路板的設計，有如神助攻!😉😉
http://lnk.pics/4LESC
#物聯網IoT #半導體製程 #扇出型封裝 #晶圓級封裝WLP #3D列印 #印刷電子 #覆晶FlipChip #底部填充膠underfill #表面黏著技術SMT #系統級封裝SiP #堆疊封裝PoP #晶片尺寸封裝CSP #奈米氣溶膠噴塗AerosolJet
【當物聯網元件的形式與材料不再「循規蹈矩」……】
有「積層製造」或「加法製造」(additive manufacturing) 別稱的 3D 列印，在半導體製程漸受矚目。3D 列印可降低光罩費用、甚至完全不需光罩便能直接成像，是製作先進奈米原型首選，將大幅簡化微型 LED 電路印刷、穿戴式感測器／天線製作、扇出／扇入型晶圓級封裝 (FOWLP / FIWLP) 重佈線 (RDL) 工作；預估至 2020 年，印刷電子 (Printed Electronics) 市場將達 120 億美元。
覆晶凸塊 (Flip Chip bump) 因可支援機械和電子連接，且互連短、電感 (Inductance) 低、電性表現良好備受關注。由於覆晶封裝的精細線徑、區域陣列 (Area Array) 和高密度的內部互連架構，通常需要中介載板 (interposer) 為較粗的板級組裝重佈線 I/O；為了讓封裝體積更趨薄型化，業界試圖透過 RDL 技術取代中介板，有 Fan-in 和 Fan-out 兩種途徑。
封裝對元件的整體效能影響至深、RDL 是晶圓級封裝的關鍵元素，而借助 3D 列印進行 RDL 兼具低成本和設計彈性，有助推動小量的晶片尺寸封裝 (CSP)。另「奈米氣溶膠噴塗」(Aerosol Jet) 技術可增加材料的可選性，廣泛用於導體、隔離器、電阻、生化材料和陶瓷元件製造，對於在立體基板上製作天線尤具優勢。
延伸閱讀：
《3D 列印＋奈米氣溶膠噴塗＋雷射燒結，軟性電路有解》
http://compotechasia.com/a/____//2017/1018/36976.html
(點擊內文標題即可閱讀全文)
#德芮達科技Detekt #OPTOMEC #SEMICON2017
★★【智慧應用開發論壇】(FB 不公開社團：https://www.facebook.com/groups/smart.application/) 誠邀各界擁有工程專業或實作經驗的好手參與討論，採「實名制」入社。申請加入前請至 https://goo.gl/forms/829J9rWjR3lVJ67S2 填寫基本資料，以利規劃議題方向；未留資料者恕不受理。★★
扇出- 維基百科，自由的百科全書- Wikipedia扇出係數（英語：Fan-out）是電子技術中表明邏輯門帶負載能力的一個量度，其定義為一個邏輯門電路能驅動與之同類邏輯門的個 ... ... <看更多>
扇出- 維基百科，自由的百科全書- Wikipedia扇出係數（英語：Fan-out）是電子技術中表明邏輯門帶負載能力的一個量度，其定義為一個邏輯門電路能驅動與之同類邏輯門的個 ... ... <看更多>
fan out電路 在 Re: [問題] 一些數位ic design遇到的問題- 看板Electronics 的推薦與評價
1.2.4 :
會有數千個 fanout 你如果不用 DFF sample ,
如何保證到所有的邏輯閘會在同一個 cycle 內 ?
所以要視為不同 clk domain，先 Double Sync 解掉Meta-stable
Double Sync完，看你要加 Buffer 或是分成很多的 DFF
加的 Buffer 只要沒有 timing violation 即可
要加 buffer 給 tool 去加即可
如果怎麼加都有 viloation , 那就再分 DFF
3: 我估 fanout 都用 BUF1 的數十倍去估
5: clk uncertainty 一般設 0.3
propagating delay和clk latency ? 這個要設嗎? (synthesis script不用)
如果有跑 STA , 應該就會幫你列出來
你只要把 violation 的 修掉即可
※ 引述《bbuc (C&C++完美經典)》之銘言：
: 各位好,我是一個做數位design的研究生
: 關於design中設計的方式遇到一些問題
: 希望有識者能不吝給予指教
: 在與他人討論的過程中
: 我了解到一顆IC的input與output都必須要用register檔住
: 因此在作為control訊號的input port就有些問題
: 由於是一個multi-mode的電路
: 在我原本的寫法
: input port作為電路內部的control訊號來切換mode時(非clk/rst)
: 可能會有數千個fanout
: 因為整個電路的動作都被這個訊號所控制(如控制mux)
: 如果我用register擋住這個訊號
: synthesis時似乎因為fanout過大而使得這個儲存控制訊號的register變得很大
: delay也較長
: 而不擋時似乎在syn這個階段比較不會有這個問題
: 我將我想問的問題條列如下:
: 1.是否真的一定要用register檔住input,不能直接由input進去控制
: (此訊號在同一mode下為constant)
: 2.若一定要用register檔住,fan out又過大的話,可以在synthesis時用
: set max fanout指令來解決嗎? 這個指令似乎是用加buffer的方式來解決
: 那麼這些buffer會不會造成timing的延遲呢
: 3.max fanout一般適當的值是多少? (操作頻率希望能高於150MHz)
: 4.有人建議我用手刻clock tree的方式去分這些訊號,請問這樣是正統的寫法嗎?
: 5.這是額外的問題....因為我們是新實驗室, 很多問題找不到人問
: 請問一般而言clock uncertainty應設為多少呢?
: 另外propagating delay和clk latency應該怎麼設呢?
: 雖然ic design lab有做過,但不知道實際量產的design有沒有一個較標準的值呢?
: 不知道有沒有違反問問題的倫理或是板規
: 若有請告知 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.169.41.80
... <看更多>